技术编号：12009821
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及集成电路领域，特别是涉及一种频率校准电路及其方法。背景技术在无线通信领域，锁相环频率综合器(PhaseLockLoop，PLL)是无线收发芯片中必不可少的一部分。锁相环电路产生稳定的，低相位噪声的一定频率的信号。在现代无线通信芯片中，由于无线通信协议的不断增多，考虑成本和市场因素，支持多频段，多模式的无线收发芯片成为主流。因此，锁相环模块需要支持多频段的输出。由于多个锁相环势必会带来功耗、面积过大的问题，宽频带单个锁相环电路成为了市场的主流。锁相环电路中，压控振荡器(VoltageCo...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。