技术编号：12888863
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种半导体集成电路，特别是涉及一种静电释放(ESD)箝位电路。背景技术如图1所示，是现有静电释放箝位电路的电路图，现有静电释放箝位电路包括：静电侦测电路101和静电释放电路102。所述静电侦测电路101设置在芯片的IO端口和地之间，用于侦测IO端口出现的静电；图1中IO端口的电压用VDDIO表示。所述静电侦测电路101包括串联在IO端口和地之间的电阻R101和电容C101，电阻R101和电容C101的连接处形成侦测电压V101，侦测电压V101之后通过三个反相器后形成输出信号即静电释放...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。