技术编号:13703580
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。技术领域本发明涉及半导体集成电路制造领域,更具体地,涉及一种形成纳米线阵列的方法。背景技术随着集成电路器件根据摩尔定律的要求持续微缩,及消费市场对更先进器件的需求,当前先进的逻辑CMOS器件技术已经达到22nm节点,并有望准时进入14\/16nm节点。这对许多工艺技术提出了挑战,特别是刻蚀技术,由于它形成了器件的图形特别是有源区线条,使得集成电路的制造成为可能。其中,刻蚀形成用作源漏区和沟道区的纳米线是CMOS超大规模集成电路的关键技术。此外,使用三维堆叠“栅全围绕”(gateallaround...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。