技术编号:13890367
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及人工智能领域,更具体地涉及一种支持多数据流的TLB装置和TLB模块的更新方法。背景技术内存管理单元(Memory Management Unit,MMU)的出现,通过逻辑地址向物理地址的映射,使得程序的数据、堆栈的总的大小可以超过物理存储器的大小,MMU的页表,即逻辑地址与物理地址的转换表,存储在内存中。由于逻辑地址到物理地址的转换需要多次访问内存,大大降低数据访问的性能,于是出现了传输后备缓存(Translation Lookaside Buffer,TLB)模块。TLB模块存储页表...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。