技术编号：14185643
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体制造的技术领域，尤其涉及一种版图处理方法。背景技术光阻顶部缺失(resist top loss)是指在光阻曝光过程中，光阻厚度变薄，导致在后续的刻蚀等工艺中产生缺陷。当工艺节点延伸至28nm及以下时，一方面工艺设计中的光阻厚度降低，另一方面焦深减小，导致光阻顶部缺失现象对工艺稳定性的影响急剧增大。金属层的最小设计规则，随着节点延伸变得越来越小，版图设计和逻辑运算时，通常只考虑满足器件要求，以及不违反最小设计规则，对于工艺窗口很难确保是最佳的，会容易产生光阻顶部缺失工艺热点的结构设...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。