技术编号:14611193
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体制造技术领域,尤其涉及一种半导体结构的形成方法。背景技术随着半导体技术的不断进步,半导体器件向着高集成度、高质量的方向发展,半导体器件的特征尺寸相应减小。半导体器件特征尺寸的减小,特别是栅极结构宽度的减小,使栅极结构下方沟道的长度不断减小。晶体管中沟道长度的减小增加了应力层之间电荷穿通的可能性,并容易引起沟道漏电流。为了减小沟道漏电流,半导体结构的形成过程中,往往用硅锗作为PMOS晶体管应力层的材料,硅锗能够为PMOS晶体管的沟道提供压应力,从而减小沟道漏电流。然而,现有的半导体...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。