技术编号:16190574
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明实施例涉及一种半导体封装。背景技术正在对用于晶片级封装的三维集成技术进行开发,以满足高密度集成封装对尺寸减小、高性能内连线、及异构集成(heterogeneous integration)的需求。发明内容根据本发明的实施例,半导体封装包括芯片、模制化合物、及介电层。所述芯片上具有连接件。所述模制化合物包封所述芯片,其中所述模制化合物的表面实质上低于所述芯片的有源表面。所述介电层设置在所述芯片及所述模制化合物之上,其中所述介电层具有平的表面,且所述介电层的材料不同于所述模制化合物的材料。附图...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。