技术编号:17317892
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及高速数据传输领域,具体涉一种应用于AD源同步数据接收的FPGA动态相位调整方法。背景技术AD源同步数据接收包含时钟信号及数据信号,信号频率高,通常为双边沿差分串行数据。AD的串行数据通过训练字确定串行到并行转换的序列。随着数据传输速率的提高,时钟对数据采样的保持时间变窄,即采样准确性降低,并且由于传输路径不同,信号到达接收端的延迟不能保证完全相同,即时钟对多路数据的采样存在偏差。为此,出现静态相位调整以及动态相位调整。静态相位调整SPA通过匹配时钟线和数据线的长度,使各信号在其传输线上...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。