技术编号：17319712
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体元器件技术领域，具体涉及一种提高VDMOS产品EAS能力的工艺方法。背景技术目前提高VDMOS产品EAS能力的方法主要是采用合理的版图布局、较佳的元胞设计以及优化到位的外延材料，但这些方法只是在外围条件上进行优化改善，对影响EAS能力的内在因素无法得到改善，因为元胞内部存在无法改变的寄生NPN管，如图1所示，图1为元胞结构示意图，元胞内部由N+区(E)与P-BODY区(B)以及N-漂移区(C)三者形成了内部寄生NPN管，虽然目前成熟版图在引线孔布线时会把N+区与P型区进行短接处理...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。