技术编号:17428528
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种自适应宽带锁相环电路,属于集成电路技术领域,主要用来产生高速宽带的稳定时钟,该电路通过自适应驱动模块调整环路带宽,缩短锁定时间,为高速串行接口提供时钟,保证高速数据的准确发送。背景技术锁相环电路的意义在于它可以根据一个参考时钟信号灵活的给出多种频率的时钟信号。尽管在某些应用中可以采用晶振电路产生频率信号,但它调节频率的不灵活、输出高频信号时的高成本以及芯片接口的速度都限制它在集成电路中的应用。锁相环电路通过调节分频器的分频比就可以给出多个频率的倍频信号,成为大多数集成电路系统中不可...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。