技术编号:19000256
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本实用新型涉及集成电路技术,特别是涉及一种通用串行总线高速驱动电路。背景技术通用串行总线(Universal Serial Bus, USB)2.0支持高速(480M)、全速(12M)和低速(1.5M)的数据传输。针对高速数据传输的通用串行总线一般包括高速驱动电路,高速驱动电路的核心电路包括输入缓冲级和输出级,输入的高速差分数据经过输入缓冲级之后到输出级,然后经过负载电路将高速差分数据输出。而高速驱动电路在接收到使能信号之后,高速驱动电路的输出级的电流源结点的电压需要从电源电压(比如3.3V)降...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。