技术编号：19739492
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及超大规模集成电路物理设计领域，涉及物理设计中建立时序（setuptiming）的修复，具体涉及一种适应于功能工程翻新（engineeringchangeorder，eco）的集成电路建立时序修复方法。背景技术自cmos集成电路技术问世以来，集成电路与芯片的集成度与复杂度呈指数级上升，集成电路与芯片的前端逻辑设计日益复杂。同时，集成电路的工作频率也随着工艺的进步呈现上升趋势，集成电路物理设计的时序（timing）要求变得越来越复杂、越来越苛刻。当前端逻辑需要修复设计漏洞（bug）时，后端...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。