技术编号:19747673
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于计算机体系结构与处理器微结构设计技术领域,具体涉及一种芯片访存通路的高效分段测试系统、方法。背景技术随着摩尔定律的推动,芯片上集成的晶体管数量急剧增加,芯片逻辑越来越复杂,访存通路也随着越来越长。另一方面,由于ddr存储器的发展,存储器密度越来越高,速率越来越快,ddr存储器技术越来越复杂。这些因素综合在一起使得访存通路的测试越来越复杂。常规的访存通路测试是利用cpu核心或者维护命令发出访存请求,如先发写请求,然后发读请求,最后比较写入的数据和读出的数据是否相等来判断访存通路是否有问题...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。