技术编号:21541325
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及信号检测领域,具体涉及一种高速lvds接口adc数据与时钟同步的方法。背景技术随着通信速度的不断提高,越来越多的系统都要求更高的速率和更大的带宽,这对于adc(模数转换器)的采样速率提出了更高的要求。当今,adc的采样率可以达到ghz级别,主流方式是采用并行的lvds接口将采样数据和源同步时钟传输到fpga内部进行数据处理,如此高速率并行信号和时钟在传输过程中容易受到pcb布局布线等因素影响,使得系统获得的采样数据产生较大失真。随着fpga技术的不断发展,芯片内部集成输入输出延时单元已...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。