技术编号:23679772
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本说明书涉及用于执行数学计算的硬件电路。背景技术计算电路能够包括用于将诸如整数和浮点数的数值输入相加的多个加法器电路。生产加法器电路并将其集成到现有计算电路中可能是昂贵的,而且未针对某些应用高效地调整一些加法器电路的尺寸。这些电路能够消耗电路管芯的相当大的面积,但是不管它们的大尺寸都在计算吞吐量方面没有优势。对于某些计算应用过大尺寸的加法器电路可能导致功耗和利用率低下。硬件电路能够用于实现神经网络。具有多个层的神经网络能够用于通过使用包括多个加法器电路的计算电...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。