技术编号:25289353
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及数字时钟电路技术领域,特别涉及一种高速时钟电路的动态延时补偿电路。背景技术高速高精度的系统设计是肯定离不开可靠性高的校准系统的,然而目前绝大多数的校准方法所采用的算法复杂,成本高,普适性低,不适用于多通道的拓展。常见的高速高精度的系统由于pvt变化和亚稳态等非理想情况的存在,严重影响了时间数字转换器的精度与线性度。基于多相位内插实现细量化的粗细结合的tdc主要是通过对计数器和内插于一个时钟周期的一组多相位时钟同时采样来锁存输入时刻。但是由于上述的非理想因素,导致在粗细协调的过程中粗计数...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。