技术编号：28638672
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。一种用于ddr抑制串扰的布线结构及pcb电路技术领域.本实用新型涉及电子领域，尤其涉及一种用于ddr抑制串扰的布线结构及pcb电路。背景技术.随着g、ai、自动驾驶等一些先进的技术出现，对服务器处理数据的速度越来越高。现在的ddr的访问速率以及容量已经满足不了要求，需要用到jedec最新推出的ddr标准。ddr的访问速率达到mt/s，单颗粒存储密度达到gb，以及出线密度更大等特点。所以未来单板的走线更密，速率更高，串扰更大等问题，进而影响到信号质量，使得整个系统工作受...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。