技术编号：29362295
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。.本发明属于集成电路扫描链测试技术领域，具体涉及一种降低扫描链测试中移位阶段功耗的方法及电路。背景技术.在大规模以及超大规模芯片设计的过程中，扫描设计是主要的可测试性设计(dft)技术之一。而随着工艺尺寸的提升，进行测试的动态功耗也会大幅提升，从而提高设计的难度，不仅要使扫描设计模式满足设计要求，还要求设计的周期较短，而且在dft模式下，往往会在移位阶段中出现较多无效电路的动作，不仅造成迭代次数增加还会增加移位阶段的动态功耗。发明内容.本发明所要解决的技术问题是如何减少扫描链移位阶段下的动...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。