技术编号：31627851
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。.本申请属于电子电路技术领域，尤其涉及一种锁相环电路、本地振荡器及电子设备。背景技术.锁相环电路常用于本地时钟产生环路，它产生数倍于时钟的频率，传统的锁相环电路架构如图所示，包含鉴频鉴相器(pfd)、电荷泵(cp)、环路滤波器(lf)、反馈分频器(div)和压控振荡器(vco)。然而，实际锁相环从鉴频到鉴相整个过程中，会消耗太多的时间，别的模块还需要留出锁相环锁定时间。因此，如何缩减锁相环的锁定时间，是本领域技术人员亟需解决的技术问题。实用新型内容.有鉴于此，本申请实施例提供了一种缩减锁...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。