技术编号：33465518
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。.本申请的实施方式涉及集成电路技术领域，更具体地，涉及一种电路时序优化方法、电路时序优化装置、电子设备及计算机可读存储介质。背景技术.时序分析是大规模集成电路设计中的重要环节之一，可用来评定集成电路设计在特定工作频率下的正常工作的能力。时序分析报告可提供不满足时序要求的时序路径信息，通过对这些时序路径进行时序优化能够改善电路的整体时序性能。.在一些相关技术中，设计人员需要阅读时序分析报告，并选取不满足时序要求的时序路径(即违例路径)，然后对该违例路径进行人为修正，接着对修正后的电路进行功能...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。