技术编号:34917325
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。.本发明涉及一种全数字锁相环电路结构,属于半导体集成电路技术领域。背景技术.全数字锁相环因其功耗小、面积小已受到越来越多的关注,但在全数字锁相环的设计中,时间数字转换器是设计最复杂功耗最大的部分。而时间数字转换器在全数字锁相环中一般将时间/相位信号转换成数字信号并进行鉴频鉴相工作。传统的时间数字转换器基于延迟链实现,然而作为时间数字转换器的延迟单元,反相器本身提供的时间分辨率并不总能满足分辨率的要求。现有技术中提出游标型时间数字转换器,利用不同延迟链延迟单元之间的延迟差进行量化,可以将时间数...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。