技术编号:37170213
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本公开总体上涉及半导体,更具体地涉及用于对nand存储器中的双重编程错误除错的方法。背景技术、随着存储器装置缩小到更小的管芯尺寸以降低制造成本并且提高存储密度,平面存储器单元的缩放因工艺技术限制和可靠性问题而面临挑战。三维(d)存储器架构能够解决平面存储器单元中的密度和性能限制。、在d nand闪速存储器中,可以垂直堆叠设置很多层的存储器单元,从而能够极大地提高单位面积的存储密度。垂直堆叠设置的存储器单元能够形成存储器串,其中,每一存储器串中的存储器单元的沟道被连接起来。每一存储器单元可...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。