技术编号：37229868
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及测试，具体涉及一种用于快速对数字标准单元进行测试的电路及版图形成方法。背景技术、在半导体设计中，标准单元是一种设计具有主要数字逻辑特征的专用集成电路(asic)的方法。标准单元是一组提供布尔逻辑功能(例如：与、或、异或、异或非、反相器)或存储功能(触发器或锁存器)的晶体管和互连结构。、标准单元设计的主要性能指标是频率和功耗，这两种参数结果也影响了最终芯片的频率和功耗结果。提升标准单元频率、功耗评估验证的准确性，使其能够更加接近于实际的制造测试数值，可以提升后续芯片设计的准确性，减少...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。