技术编号：37302379
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本技术涉及光纤传输，具体是指一种位并行同步扰码电路。背景技术、目前的高速光纤传输设备一般采用fpgaserdes芯片光模块来实现，见附图。其中fpga主要完成各种业务接口的适配以及复用等功能，serdes主要完成串/并转换、并/串转换、时钟提取以及信码再生等功能，光模块完成光电转换功能。目前用的比较多的serdes芯片有tlk等，这些芯片常用位并行接口，为避免串/并转换后的高速串行信号中产生比较长的连“”或连“”信号，便于serdes接收部分进行时钟提取以及信码的再生...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。