技术编号:37593094
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本申请涉及半导体领域,尤其涉及一种自对准晶体管的源漏互连方法、自对准晶体管及器件。背景技术、在摩尔定律不断深化的当下,继续推进晶体管尺寸微缩是当前业界研发的热点问题。堆叠晶体管通过将两层或多层晶体管在垂直空间内集成,实现进一步提升晶体管集成密度,成为延续集成电路尺寸微缩的重要技术之一。、在采用传统的顺序(sequential)方案制备堆叠晶体管(stacked transistor)时,存在以下技术难点:在解决上下层晶体管源漏互连的问题时,需要精准控制刻蚀时间以保证下层晶体管的源漏接触金属的...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。