技术编号：38204772
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及集成电路测试，尤其是涉及一种用于测试集成电路的电路架构及集成电路测试方法。背景技术、目前在对集成电路进行测试时，通常在芯片的电源管脚或者ld。输出管脚连接电解电容作为旁路电容，以提高电压的稳定性。在进行开短路测试时，测试机向待测芯片发送测试电流，通过测量待测芯片上管脚接收到该电流或电压来确定测试结果是否合格。、然而，由于芯片外接电解电容，测试机发出电流或待机指令后会先给电解电容充电，需要一定延迟之后，才能获得测试结果，导致测试周期长，测试效率不理想。技术实现思路、有鉴于此，本发明...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。