技术编号：39560725
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及集成电路制造，尤其涉及一种半导体结构及其形成方法。背景技术、在集成电路的制造过程中，随着半导体器件的尺寸不断缩小，rc(resistor-capacitance，电阻-电容)延迟效应对器件性能的影响越来越大，因而，降低电阻成为改善半导体结构的性能的重要方向。在通过化学器件沉积工艺沉积金属钨等材料于通孔内形成导电连接柱的过程中，由于沉积材料本身的特性，需要先沉积一定厚度的tin等材料作为黏附阻挡层，但是，tin等黏附阻挡层的电阻率通常较高，从而使得覆盖有所述黏附阻挡层的导电连接柱整体的...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。