技术编号：40485739
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体装置的制造方法。特别地，本发明的实施方案涉及在半导体加工中用于沉积含钼膜的前体背景技术、在集成电路(ic)制造中，沉积和蚀刻技术用于形成材料的图案，例如用于形成嵌入介电层中的金属线。一些图案化方案需要材料的保形沉积，其中沉积的层应沿衬底表面上的凸起和/或凹陷特征的轮廓延伸(follow)。原子层沉积(ald)通常是在衬底上形成保形膜的优选方法，因为ald依赖于一种或多种反应物(前体)对衬底表面的吸附，以及随后吸附层向所需材料的化学转化。因为ald使用发生在衬底表面上、时间上分开...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。