技术编号：5865089
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及生成装置、生成方法以及程序，特别涉及与对于组合电路或者全扫描 顺序电路的组合电路部分等的故障检测的对象电路的测试有关的生成装置、生成方法以及 程序。背景技术如图9所示，半导体逻辑电路经过设计、制造、测试三个阶段而出厂。在此，所谓测 试，对于制造出的半导体逻辑电路施加测试向量，从半导体逻辑电路观测测试响应，将其与 期待测试响应相比较而进行良品、不良品的判别，所述测试向量在各逻辑位确定了 0或1的 逻辑值。将该良品率称为成品率，成品率大幅左右半导体逻...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。