技术编号：6243965
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种，利用FPGA强大资源设计计时器T1模块、计时器T2模块、计数器N模块、双计时脉冲插值运算模块，计时器T2模块产生门控信号内的时间间隔，计数器N模块一个门控时间间隔内流量计完整脉冲数，计时器T1产生门控时间间隔内完整流量计脉冲的时间间隔，两个计时器和一个计数器采集的数据送双计时脉冲插值运算模块，双计时脉冲插值运算模块进行门控时间间隔内的流量计发出的实际脉冲数计算。本发明应用于传统体积管、小体积管流量标准装置，也可以应用于钟罩、静态法、标准表法...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。