技术编号：6350242
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本文中所揭示的发明性概念的实施例大体来说涉及数据处理系统的领域。更特定来说，本文中所揭示的发明性概念的实施例涉及通过将地址/控制信号交错而利用单一地址/控制总线的双信道双重数据速率接口方案。背景技术数据处理系统可包括彼此交互以处理指令的各种组件。这些组件可包括与随机存取存储器(RAM)交互的计算机总线和存储器控制器。双重数据速率(DDR)同步动态 RAM(SDRAM)经由使用外部时钟而操作以使存储器的操作与外部数据总线同步。在此方案中，数据传送发生于时钟信...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。