技术编号：6374416
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明主要涉及到面向多核处理器中访存请求的调度方法领域，特指。背景技术在多核处理器中，Cache提高了处理器核与存储器间数据交换的能力，但由于多个处理器核同时缓存同一数据块副本，也带来了数据不一致现象，给存储器层次设计增加了困难，这就是所谓的Cache —致性问题。基于目录的Cache —致性协议是目前很多处理器所采用的解决方法，它通过专用的目录项来记录和跟踪数据块的状态，从而清楚地知道哪些Cache应该对请求做出何种操作。在目录项中，数据块的“忙”状态是...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。