技术编号：6431695
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及高速接口。背景技术 双倍速资料传输(DDR)动态随机存取存储器(DRAMS)被用于诸如机顶盒中的芯片的许多系统中。对于一个与芯片连接的DDR DRAM，须精确地确定地址、控制、及数据信号内的时钟和选通脉冲信号的位置。在DDR时钟周期内，每周期存在两个数据信号，每半周期存在一个数据信号。当数据周期在半周期内稳定时(例如在半周期的中间)，通常需要发出选通脉冲(strobe)数据。在一个稳定点选通一个数据信号需要正确读出或写入数据到DDRDRAM。现有...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。