技术编号：6454349
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明总体上涉及电路设计领域，并且更具体地涉及通过硬件描述语言 的自动电路设计合成。背景技术对于在集成电路(IC)上的电路设计，设计者通常使用计算机辅助设计 技术。被称为硬件描述语言(HDL)的标准语言被开发用来在复杂电路的设 计和模拟中帮助描述电路。一些诸如VHDL和Verilog的HDL逐渐成为工业 标准。VHDL和Verilog是通用目标硬件描述语言，它们允许使用抽象的数 据类型在门级、寄存器传输级(RTL)或行为级定义硬件模型。在使用HDL编译器设...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。