技术编号：6570445
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。集成电路计算机辅助设计(IC CAD)领域，尤其涉及标准单元(SC)总体布线领域。集成电路的制造工艺目前正从超深亚微米(VDSM)进入到纳米(nanometer)阶段；集成电路的设计规模也正由超大规模(VLSI)、甚大规模(ULSI)向G大规模(GSI)方向发展。在这种条件下，一方面，集成电路设计中互连线延迟已经大大超过了门延迟，成为影响芯片性能的主要因素。因此，这时仅仅优化布线拥挤是不够的，要进行时延优化。另一方面，此时互连线之间由耦合电容引起的耦合效应...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。