技术编号：6597474
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明属于计算机处理器，更具体来说，涉及处理器高速缓存(Cache) 写失效处理方法。背景技术计算机体系结构设计领域为弥补处理器与内存的性能差距提出了许多访存优化 技术，包括非阻塞Cache、预取、访存指令相关预测等，这些技术重点多关注如何降低或容忍 访存的延时，但通常是以牺牲访存带宽为代价。在同时多线程、片上多核的处理器结构中， 处理器所能提供的有效带宽成为影响多线程多核对处理器加速程度的重要因素。因此，仅 从延时入手优化处理器的访存性能是不够的，还必须...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。