技术编号：6738380
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体存储装置，特别涉及位线经由晶体管被分层化的半导体存储装置。背景技术近年来,搭载于SOC(System On Chip)的存储器倾向于大容量化和高速化。伴随存储器容量的大容量化，与位线连接的存储器单元的数目也增加。由此，位线的负载电容(load capacitance)增加,会妨碍高速化。因此,为了削减位线电容，已知如下分层位线(hierarchical bit line)技术,即,将位线分割为多个组(bank),将组内的存储器单元与局部位线...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。