技术编号：6755530
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明一般涉及集成电路设计，且，更特别地，涉及具有改进的读/写稳定性的静态随机存取存储器(SRAM )。背景技术SRAM是一种以单元阵列存储数据的存储器，且其只要保持供电，无需不断地刷新。图1示例性地示出了传统6管(6T) SRAM单元100，其包括上拉器件102和104,下拉器件106和108，和传输门器件110和112。该上拉器件102为PMOS晶体管，其源极与电压源VDD相耦合，其漏极与下拉器件106的漏极相耦合，该下拉器件106为NMOS器件，其源...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。