技术编号：6781161
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。0001本发明总的涉及同步存储器和相关的存储器控制器。更具体的，本发明涉及在存储器控制器与同步存储器之间使用双向数据总线和双 向数据选通信号的读取和写数据的控制和传输。背景技术0002在源同步信令中，由发送装置来驱动数据选通时钟和数据。 从发送器到接收器的时钟和数据路径是匹配的。在接收装置，使用数据选 通时钟以锁存输入数据。在双倍数据速率(DDR) SDRAM存储器系统中， 外部数据总线是双向的。写数据是从存储器控制器向存储器发送，读取数 据是从存储器向控...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。