技术编号：6787531
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及射频器件领域，特别是涉及一种提高部分耗尽型SOI器件射频性能的制备方法。背景技术为了获得较低的功率和较高的速度，现有CMOS器件通常形成在薄的绝缘体上硅(SOI)衬底上。随着移动通信产业的迅猛发展，使得对射频集成电路(即RF IC)的需求量也大大增加，同时也使得射频集成电路领域成为一个竞争激烈的。由于SOI基底能有效减少来自衬底的串扰，其在射频领域的应用就越来越受到广泛关注。根据SOI基底的顶层硅膜是否耗尽，可将SOI基底分为全耗尽(FD) SO...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。