技术编号：6816256
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及到用确定诸如LSI设计所用的互连和电路元件的布置之类的布局的CAD(计算机辅助设计)来设计LSI逻辑电路的方法，确切地说是涉及到用于LSI逻辑电路中的互连的布局。在用含有诸如触发器、倒相器之类的各种逻辑元件的CAD系统来设计LSI逻辑电路时，出现了各种问题。例如，各个待要与时钟信号同步地被激活的逻辑元件必须设定成使时钟信号传送给它时不带有信号延迟变化所造成的时钟相位偏移(或在可允许的范围内)。此时，用来将从外部输入到LSI逻辑电路的时钟信号传送到...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。