技术编号：6847349
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种用于制作半导体器件的方法。更具体而言，本发明一般性地涉及一种用于在半导体器件中形成互连线的方法和一种互连线结构。背景技术 由于半导体器件的设计规则变得更小了，用于互连和驱动组件的互连线的密度增大，而互连线的宽度减小。这样一来，由于互连线之间的间距变小，寄生电容增大。此外，由于互连线的截面积减小，互连线电阻增大。互连线电阻和寄生电容的增大导致了电阻-电容延迟(RC延迟)，这降低了整个电路中电信号的速度。RC延迟降低了半导体器件的总的工作速度并增...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。