技术编号：7050346
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明是有关于一种，且特别是有关于一种具有图案化接垫层的半导体封装件及其制造方法。背景技术传统的导线架由冲压工法形成引脚，然后半导体芯片再设于导线架上，透过焊线或适合的电性连接方式连接半导体芯片与导线架的引角。然而，受限于冲压工法，导线架的相邻二引脚之间距无法有效缩小，导致半导体封装件的体积过于庞大。此外，还需要考虑电磁波干扰对半导体芯片造成的影响，然而传统导线架却无法提供防止电磁波干扰的设计。发明内容本发明有关于一种半导体封装件及其制造方法，可缩小相邻二...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。