技术编号：7157972
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体制造领域，特别涉及一种。背景技术随着半导体制造工艺的不断发展，集成电路中的半导体器件的特征尺寸(CD，Critical Dimension)越来越小，晶体管和金属线路也变得越来越小并且越靠越近,在形成栅极的时候产生的线端缩短(LES, Line End Shortening)是一个较重要问题，LES表现为线端的实际的印刷位置和预定(设计)位置之间的差异。图I示出了线端缩短的问题，如图I所示，虚线所示的是预定(设计)形成的预期线路10,但是由...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。