技术编号：7174703
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及形成多级互连的方法，更具体的是涉及使用低k介电材料(low-k dialectric materiall)形成双大马士革互连(damascene interconnection)的方法。背景技术当晶体管越来越高度集成时，逻辑器件也趋向于高速和高集成度。随着晶体管的高集成度，互连尺寸逐渐减小。这种最小化导致互连延迟和妨碍器件在高速下工作。由于铜(Cu)的低电阻率和高电迁移(EM)电阻特性，铜最近已成为优于铝合金(Al-合金)的互连材料应选品。但是，...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。