技术编号：7227458
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及集成电路制造，特别涉及一种轻掺杂区形成方 法及形成轻掺杂区时应用的掩膜。背景技术轻才参杂区包含轻4参杂漏注入(Lightly Doped Drain, LDD )区及袋 式(Pocket)离子注入区，所述轻掺杂区用于定义MOS器件的源漏扩展区。 LDD杂质位于^^及下方紧贴沟道区边缘，Pocket杂质位于LDD区下方紧贴 沟道区边缘，均为源漏区提供杂质浓度梯度。通常应用离子注入方法形成所述轻掺杂区。离子注入是将改变导电 率的掺杂材料引入半导体衬底...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。