技术编号：7233490
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明是一种用于在同一块IC上同时制作高压(650V)共漏的增强型和耗 尽型VDM0S的工艺方法，属于半导体制成。背景技术随着半导体技术的不断发展，开关电源电路的市场应用不断拓展。人们对资 源保护意识的不断增强。对于开关电源电路的集成度和功率损耗要求越来越严 格。为了适应低功耗设计，需要在电源输出的增强型的VDMOS (垂直双扩散金属 氧化物半导体)部分设计一个可以关断的耗尽型VDMOS。当电路上电时，电路工 作电压没有建立，增强型VDM0S处于关断状态，...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。