技术编号：7504362
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及数字通信领域，更具体地说，属于数字传输中使用接收信号的瞬变来控制同步信号发生装置的相位的技术。锁相环路(PLL)是一种闭环的跟踪系统，它能够跟踪输入信号的相位和频率。它跟踪固定频率的输入信号没有频差；跟踪频率变化的输入信号时精度也很高。锁相环路分为模拟锁相环路(APLL)和数字锁相环路(DPLL)两种。模拟锁相环路由鉴相器(PD)、环路滤波器(LPF)和压控分频器(VCO)三部分组成。其特点是抖动抑制性能好，但工艺上离散度大，制造成本较高，稳定性...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。