技术编号：7507143
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明关于一种延迟锁定环(DLL)，且更具体地，关于一种用于补偿内部时钟信号与外部时钟信号之间的差异(skew)并用于校正工作误差(duty error)的装置及方法。背景技术 一般说来，一延迟锁定环应用于一同步半导体存储装置以通过一外部时钟信号同步一内部时钟信号，在该同步半导体存储装置中，诸如一读取操作以及一写入操作等数据存取操作是以同步于该外部时钟信号的上升沿和下降沿的方式而被执行。由于当该外部时钟信号被输入至该同步半导体存储装置时会有一时间延迟，该延...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。