技术编号：7523065
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及电子领域，尤其涉及一种环路滤波器和锁相环电路。背景技术PLL (Phase-Locked Loop，锁相环)是一种将输出相位与参考相位相比较，从而得到稳定的输出相位或者输出频率的系统。PLL被广泛应用于电子学和通信领域中。现代通信系统中广泛采用电荷泵锁相环。图1为现有技术中电荷泵锁相环的结构框图。如图1所示，现有技术中的电荷泵锁相环包括顺次串联的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，其中，鉴频鉴相器接电荷泵锁相环的输入端，压控振荡器...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。